

588ВГ5 и Н588ВГ5
контроллер цифро-аналогового преобразователя

Назначение

Микросхема представляет собой контроллер цифро-аналогового преобразователя, выполненный на основе планарной КМОП технологии, предназначенный для работы в составе микропроцессорного комплекта серии 588. Микросхема предназначена для применения в аппаратуре специального назначения с жестко ограниченными энергопотреблением и весогабаритными характеристиками. Диапазон рабочих температур от - 60 до + 125 °С.

Обозначение технических условий

- БКО.347.367-14ТУ

Корпусное исполнение

- корпус Н16.48-1В для Н588ВГ5
- корпус 4134.48-2 для 588ВГ5

Таблица 1. Основные электрические параметры 588ВГ5 и Н588ВГ5 при $T_{\text{окр. среды}} = + 25 \text{ }^\circ\text{C}$

Наименование параметра, единица измерения, режим измерения	Буквенное обозначение	Норма	
		не менее	не более
Выходной ток высокого уровня, мА, при $U_{\text{сц}} = 5 \text{ В} \pm 10 \%$, $U_{\text{IH}} = (U_{\text{сц}} - 0,8) \text{ В}$, $U_{\text{IL}} = 0,8 \text{ В}$, $U_{\text{OH}} = (U_{\text{сц}} - 0,4) \text{ В}$	I_{OH}	$ -0,6 $	-
Выходной ток низкого уровня, мА, при $U_{\text{сц}} = 5 \text{ В} \pm 10 \%$, $U_{\text{IH}} = (U_{\text{сц}} - 0,8) \text{ В}$, $U_{\text{IL}} = 0,8 \text{ В}$, $U_{\text{OL}} = 0,4 \text{ В}$	I_{OL}	1,2	-
Входной ток высокого уровня, мкА, при $U_{\text{сц}} = 5 \text{ В} \pm 10 \%$, $U_{\text{IH}} = (U_{\text{сц}} - 0,8) \text{ В}$	I_{IH}	-	1,0
Входной ток низкого уровня, мкА, при $U_{\text{сц}} = 5 \text{ В} \pm 10 \%$, $U_{\text{IL}} = 0,8 \text{ В}$	I_{IL}	-	$ -1,0 $
Выходной ток высокого уровня в состоянии "Выключено", мкА, при $U_{\text{сц}} = 5 \text{ В} \pm 10 \%$, $U_{\text{IH}} = (U_{\text{сц}} - 0,8) \text{ В}$, $U_{\text{IL}} = 0,8 \text{ В}$, $U_{\text{OH}} = (U_{\text{сц}} - 0,4) \text{ В}$	I_{OZH}	$ -7,0 $	-
Выходной ток низкого уровня в состоянии "Выключено", мкА, при $U_{\text{сц}} = 5 \text{ В} \pm 10 \%$, $U_{\text{IL}} = 0,8 \text{ В}$, $U_{\text{IH}} = (U_{\text{сц}} - 0,8) \text{ В}$, $U_{\text{OL}} = 0,4 \text{ В}$	I_{OZL}	-	$ -1000 $
Ток потребления, мкА, при $U_{\text{сц}} = 5 \text{ В} \pm 10 \%$, $U_{\text{IH}} = (U_{\text{сц}} - 0,4) \text{ В}$, $U_{\text{IL}} = 0,4 \text{ В}$	$I_{\text{сц}}$	-	75
Время задержки распространения сигнала, нс при $U_{\text{сц}} = 5 \text{ В} \pm 10 \%$, $U_{\text{IH}} = (U_{\text{сц}} - 0,4) \text{ В}$, $U_{\text{IL}} = 0,4 \text{ В}$, $C_L \leq 100 \text{ пФ}$	$t_{\text{P}}(\overline{\text{WR}} - \overline{\text{AN}})$	-	650
Время задержки распространения сигнала, нс при $U_{\text{сц}} = 5 \text{ В} \pm 10 \%$, $U_{\text{IH}} = (U_{\text{сц}} - 0,4) \text{ В}$, $U_{\text{IL}} = 0,4 \text{ В}$, $C_L \leq 100 \text{ пФ}$	$t_{\text{P}}(\overline{\text{RD}} - \overline{\text{AN}})$	-	650
Выходное напряжение низкого уровня, В, при $U_{\text{сц}} = 5 \text{ В} \pm 10 \%$, $I_{\text{OL}} = 0,8 \text{ мА}$, $U_{\text{IL}} = 0,8 \text{ В}$	U_{OL}	-	0,4
Выходное напряжение высокого уровня, В, при $U_{\text{сц}} = 5 \text{ В} \pm 10 \%$, $U_{\text{IH}} = (U_{\text{сц}} - 0,8) \text{ В}$, $I_{\text{OH}} = -0,4 \text{ мА}$	U_{OH}	$U_{\text{сц}} - 0,4 \text{ В}$	-

Назначение выводов

Вывод	Назначение	Вывод	Назначение
№1	Вход/выход "Задержка запоминающего устройства" $\overline{\text{DLM}}$	№25	Вход/выход информационного канала D1
№2	Вход/выход "Задержка преобразователя" $\overline{\text{DL D/A}}$	№26	Вход/выход информационного канала D2
№3	Выход «Частота делителя» F	№27	Вход/выход информационного канала D3
№4	Выход «Запрос прямого доступа к памяти» $\overline{\text{RQDMA}}$	№28	Вход/выход информационного канала D4
№5	Вход «Разрешение прямого доступа» $\overline{\text{EDMA}}$	№29	Вход/выход информационного канала D5
№6	Выход «Ответ прямого доступа» $\overline{\text{ANDMA}}$	№30	Выход информационного канала D6
№7	Выход адреса номера канала цифро-аналогового преобразователя A0	№31	Выход «Выбор регистра» $\overline{\text{SERG0}}$
№8	Выход адреса номера канала цифро-аналогового преобразователя A1	№32	Выход «Выбор регистра» $\overline{\text{SERG1}}$
№9	Выход адреса номера канала цифро-аналогового преобразователя A2	№33	Выход «Выбор регистра» $\overline{\text{SERG2}}$
№10	Выход адреса номера канала цифро-аналогового преобразователя A3	№34	Выход «Выбор регистра» $\overline{\text{SERG3}}$
№11	Выход адреса номера канала цифро-аналогового преобразователя A4	№35	Выход «Выбор регистра» $\overline{\text{SERG4}}$
№12	Вход кварцевого генератора $\overline{\text{G2}}$	№36	Выход «Выбор регистра» $\overline{\text{SERG5}}$
№13	Выход кварцевого генератора G1	№37	Выход «Выбор регистра» $\overline{\text{SERG6}}$
№14	Выход «Чтение/запись» $\text{RD} / \overline{\text{WR}}$	№38	Выход «Выбор регистра» $\overline{\text{SERG7}}$
№15	Выход «Выбор запоминающего устройства» $\overline{\text{SEM}}$	№39	Выход «Управление магистральными приёмопредатчиками» $\overline{\text{C01.2}}$
№16	Выход «Запись данных» $\overline{\text{WRD}}$	№40	Выход «Выбор группы внешних регистров» $\overline{\text{SERG8}}$
№17	Вход «Запись 1» $\overline{\text{WR1}}$	№41	Вход «Выбор устройства» $\overline{\text{SE}}$
№18	Выход «Строб демультимплексора» $\overline{\text{CDMX}}$	№42	Вход «Чтение» $\overline{\text{RD}}$
№19	Выход «Контроль синхронизации» $\overline{\text{CHSYN}}$	№43	Вход «Запись» $\overline{\text{WR}}$
№20	Вход «Внешний запуск» $\overline{\text{ST}}$	№44	Выход «Управление магистральными приёмопредатчиками» $\overline{\text{C01.1}}$
№21	Вход «Внешний генератор» $\overline{\text{G3}}$	№45	Выход «Управление магистральными приёмопредатчиками» $\overline{\text{C02.1}}$
№22	Вход синхронизации обмена $\overline{\text{SYNA}}$	№46	Выход «Управление магистральными приёмопредатчиками» $\overline{\text{C02.2}}$
№23	Вход «Начальная установка» $\overline{\text{S}}$	№47	Выход «Ответ» $\overline{\text{AN}}$
№24	Вход питания от источника напряжения U	№48	Общий вывод OV





Рисунок 1. Габаритный чертеж корпуса N16.48-1B



1. А - длина выводов в пределах которой производится контроль схождения осей выводов от номинального расположения.
 2. Б - ширина зоны, которая включает действительную ширину микросхемы и часть выводов, непригодную для монтажа.
 3. Нумерация выводов показана условно.
 4. Микросхема интегральная в корпусе 4134.48-2 нб.
- Ⓢ 4134.48-5НБ

Рисунок 2. Габаритный чертеж корпуса 4134.48-2



ОАО "ИНТЕГРАЛ", г. Минск, Республика Беларусь

Внимание! Данная техническая спецификация является ознакомительной и не может заменить собой учтенный экземпляр технических условий или этикетку на изделие.

ОАО "ИНТЕГРАЛ" сохраняет за собой право вносить изменения в описания технических характеристик изделий без предварительного уведомления.

Изображения корпусов приводятся для иллюстрации. Ссылки на зарубежные прототипы не подразумевают полного совпадения конструкции и/или технологии. Изделие ОАО "ИНТЕГРАЛ" чаще всего является ближайшим или функциональным аналогом.

Контактная информация предприятия доступна на сайте:

<http://www.integral.by>